| Mode | Name | Size | |
|---|---|---|---|
| -rw-r--r-- | analysis | 26 | logplain |
| -rw-r--r-- | example3.4-cache.bak | 2003 | logplain |
| -rw-r--r-- | example3.4-cache.lib | 2521 | logplain |
| -rw-r--r-- | example3.4.bak | 2918 | logplain |
| -rw-r--r-- | example3.4.cir | 451 | logplain |
| -rw-r--r-- | example3.4.cir.ckt | 286 | logplain |
| -rw-r--r-- | example3.4.cir.out | 325 | logplain |
| -rw-r--r-- | example3.4.pro | 1968 | logplain |
| -rw-r--r-- | example3.4.proj | 29 | logplain |
| -rw-r--r-- | example3.4.sch | 3283 | logplain |
 |
index : FreeEDA/.git | |
| Tool for circuit design, simulation, analysis and PCB design (previously known as Oscad) |
| summaryrefslogtreecommitdiff |