diff options
Diffstat (limited to 'usrp-hw/usrp/fpga.sch')
| -rw-r--r-- | usrp-hw/usrp/fpga.sch | 328 |
1 files changed, 22 insertions, 306 deletions
diff --git a/usrp-hw/usrp/fpga.sch b/usrp-hw/usrp/fpga.sch index 745da5029..f0496ae1c 100644 --- a/usrp-hw/usrp/fpga.sch +++ b/usrp-hw/usrp/fpga.sch @@ -1,81 +1,37 @@ -v 20040111 1 -C 116800 8400 1 0 1 ad986X-CLK.sym -{ -T 65900 38700 5 10 1 1 0 0 1 -refdes=U601 -} -C 130100 12400 1 0 1 ad986X-RX.sym +v 20050820 1 +C 80500 31900 1 0 1 ad986X-RX.sym { T 79200 42700 5 10 1 1 0 0 1 refdes=U601 } -C 28600 73900 1 180 1 ad986X-TX.sym +C 78200 50800 1 180 1 ad986X-TX.sym { T 79500 50900 5 10 1 1 180 0 1 refdes=U601 } -C 3700 20000 1 0 0 ep1c12-pq240-IO1.sym -{ -T 54400 50300 5 10 1 1 0 6 1 -refdes=U101 -} -C 42300 101800 1 270 0 ep1c12-pq240-IO2.sym +C 53300 32700 1 0 0 ep1c12-pq240-IO1.sym { -T 72400 50400 5 10 1 1 270 6 1 +T 54500 50300 5 10 1 1 0 6 1 refdes=U101 } -C 123700 62800 1 180 0 ep1c12-pq240-IO3.sym +C 55000 52200 1 270 0 ep1c12-pq240-IO2.sym { -T 72300 32700 5 10 1 1 180 6 1 +T 63100 50200 5 10 1 1 0 6 1 refdes=U101 } -C 85100 -18600 1 90 0 ep1c12-pq240-IO4.sym +C 74100 50500 1 180 0 ep1c12-pq240-IO3.sym { -T 55000 32800 5 10 1 1 90 6 1 +T 73000 50700 5 10 1 1 180 6 1 refdes=U101 } -C 12000 9400 1 0 0 ep1c12-pq240-CLKA.sym +C 72400 31000 1 90 0 ep1c12-pq240-IO4.sym { -T 63000 39700 5 10 1 1 0 6 1 +T 62000 33000 5 10 1 1 180 6 1 refdes=U101 } -C 12000 70200 1 180 1 ep1c12-pq240-CLKB.sym +C 57900 24500 1 270 1 cy7c68013-tq100-BUS.sym { -T 63000 41700 5 10 1 1 180 0 1 -refdes=U101 -} -C 10500 18500 1 0 0 vctcxo.sym -{ -T 61900 48600 5 10 1 1 0 6 1 -refdes=X2 -} -C 59400 48700 1 0 0 generic-power.sym -{ -T 59600 48950 5 10 1 1 0 3 1 -net=DVDD:1 -} -C 59500 46700 1 0 0 gnd-1.sym -C 59400 48400 1 270 0 capacitor-1.sym -{ -T 59100 47600 5 10 1 1 0 0 1 -refdes=C803 -T 59100 47400 5 10 1 1 0 0 1 -value=0.1uF -T 59400 48400 5 10 0 1 0 0 1 -footprint=0603 -} -N 59600 47500 59600 47000 4 -N 59600 48400 59600 48700 4 -N 59600 48600 60000 48600 4 -N 60000 48600 60000 48100 4 -N 60000 48100 60200 48100 4 -N 59600 47200 60000 47200 4 -N 60000 47200 60000 47700 4 -N 60000 47700 60200 47700 4 -N 63900 48100 62200 48100 4 -C 39600 -25100 1 270 1 cy7c68013-tq100-BUS.sym -{ -T 70000 26000 5 10 1 1 0 0 1 +T 57500 25600 5 10 1 1 0 0 1 refdes=U412 } N 69200 24600 69200 23300 4 @@ -83,19 +39,6 @@ N 69200 24600 69200 23300 4 T 69200 24000 5 10 1 1 270 0 1 netname=IFCLK } -C 58600 48400 1 270 0 capacitor-1.sym -{ -T 58300 47600 5 10 1 1 0 0 1 -refdes=C805 -T 58200 47400 5 10 1 1 0 0 1 -value=220pF -T 58600 48400 5 10 0 1 0 0 1 -footprint=0603 -} -N 59600 48600 58800 48600 4 -N 58800 48600 58800 48400 4 -N 58800 47500 58800 47200 4 -N 58800 47200 59600 47200 4 N 81900 44700 80300 44700 4 { T 80700 44700 5 10 1 1 0 0 1 @@ -536,19 +479,14 @@ N 71100 29500 71100 31100 4 T 71100 30700 5 10 1 1 270 0 1 netname=DB11_A } -C 116800 12400 1 0 1 ad986X-CLK.sym +C 47000 50600 1 180 1 ad986X-RX.sym { -T 65900 42700 5 10 1 1 0 0 1 +T 48000 50800 5 10 1 1 180 0 1 refdes=U602 } -C -2600 70100 1 180 1 ad986X-RX.sym +C 48800 31800 1 0 1 ad986X-TX.sym { -T 48200 50700 5 10 1 1 180 0 1 -refdes=U602 -} -C 98400 8700 1 0 1 ad986X-TX.sym -{ -T 47400 31700 5 10 1 1 0 0 1 +T 47600 39000 5 10 1 1 0 0 1 refdes=U602 } N 45100 37900 46700 37900 4 @@ -1193,21 +1131,11 @@ N 67500 29300 67500 31100 4 T 67500 30800 5 10 1 1 270 0 1 netname=GPIF_CTL2 } -N 60400 39000 61700 39000 4 -{ -T 60800 39000 5 10 1 1 0 0 1 -netname=IFCLK -} N 51000 50100 52300 50100 4 { T 51400 50100 5 10 1 1 0 0 1 netname=SCLK } -N 60200 40600 61700 40600 4 -{ -T 61400 40600 5 10 1 1 0 6 1 -netname=SEN_FPGA -} N 59900 31100 59900 29900 4 { T 59900 30600 5 10 1 1 270 0 1 @@ -1223,16 +1151,6 @@ N 59100 31100 59100 29900 4 T 59100 30600 5 10 1 1 270 0 1 netname=FX2_3 } -N 68100 38000 67100 38000 4 -{ -T 67200 38100 5 10 1 1 180 6 1 -netname=CLK_CODEC_A -} -N 67100 42000 68100 42000 4 -{ -T 68600 42000 5 10 1 1 0 6 1 -netname=CLK_CODEC_B -} N 57500 52100 57500 54100 4 { T 57500 52400 5 10 1 1 90 0 1 @@ -1545,19 +1463,19 @@ netname=io_rx_a_01 } C 41200 21300 0 0 0 title-bordered-E.sym T 80100 22200 5 10 1 1 0 0 1 -date=$Date: 2005/01/03 04:39:41 $ +date=$Date: 2005/12/15 20:34:19 $ T 82000 21900 5 10 1 1 0 0 1 -rev=$Revision: 1.13 $ +rev=$Revision: 1.6 $ T 82100 21600 5 10 1 1 0 0 1 auth=$Author: matt $ T 77900 21900 5 10 1 1 0 0 1 fname=$RCSfile: fpga.sch,v $ T 81300 22600 8 14 1 1 0 4 1 -title=USRP FPGA and CODECs +title=USRP-B FPGA and CODECs T 78900 21600 9 10 1 0 0 0 1 3 T 79700 21600 9 10 1 0 0 0 1 -4 +5 N 51700 49600 53400 49600 4 { T 51700 49600 5 10 1 1 0 0 1 @@ -1603,186 +1521,9 @@ N 67200 26600 67200 28400 4 T 67200 28100 5 10 1 1 270 0 1 netname=GPIF_CTL5 } -N 60500 41000 61700 41000 4 -{ -T 61700 41000 5 10 1 1 0 6 1 -netname=CLK_FPGA -} -C 68600 40200 1 270 1 resistor-1.sym -{ -T 68900 40700 5 10 1 1 0 2 1 -refdes=R858 -T 68600 40200 5 10 0 1 90 2 1 -footprint=0603 -T 68900 40400 5 10 1 1 0 0 1 -value=NONE -} -C 68800 39800 1 0 1 gnd-1.sym -C 68900 42300 1 0 1 generic-power.sym -{ -T 68700 42550 5 10 1 1 0 3 1 -net=DVDD:1 -} -C 68600 41300 1 270 1 resistor-1.sym -{ -T 68900 41900 5 10 1 1 0 2 1 -refdes=R859 -T 68600 41300 5 10 0 1 90 2 1 -footprint=0603 -T 68900 41600 5 10 1 1 0 0 1 -value=0 -} -N 68700 40100 68700 40200 4 -N 68700 41100 68700 41300 4 -N 67100 41200 68700 41200 4 -N 68700 42200 68700 42300 4 -C 68800 36200 1 90 0 resistor-1.sym -{ -T 68900 36600 5 10 1 1 0 0 1 -refdes=R860 -T 68800 36200 5 10 0 1 90 0 1 -footprint=0603 -T 68900 36400 5 10 1 1 0 0 1 -value=NONE -} -C 68600 35800 1 0 0 gnd-1.sym -C 68500 38300 1 0 0 generic-power.sym -{ -T 68700 38550 5 10 1 1 0 3 1 -net=DVDD:1 -} -C 68800 37300 1 90 0 resistor-1.sym -{ -T 68900 37700 5 10 1 1 0 0 1 -refdes=R861 -T 68800 37300 5 10 0 1 90 0 1 -footprint=0603 -T 68900 37500 5 10 1 1 0 0 1 -value=0 -} -N 68700 36100 68700 36200 4 -N 68700 37100 68700 37300 4 -N 68700 38200 68700 38300 4 -C 62400 47900 1 270 0 generic-power.sym -{ -T 62650 47700 5 10 1 1 270 3 1 -net=DVDD:1 -} -N 62200 47700 62400 47700 4 -N 67100 37200 68700 37200 4 -C 64800 48000 1 0 1 resistor-1.sym -{ -T 64600 48300 5 10 1 1 180 2 1 -refdes=R1011 -T 64800 48000 5 10 0 1 180 2 1 -footprint=0603 -T 64200 47800 5 10 1 1 0 0 1 -value=50 -} -C 64800 47200 1 0 1 resistor-1.sym -{ -T 64600 47500 5 10 1 1 180 2 1 -refdes=R1012 -T 64800 47200 5 10 0 1 180 2 1 -footprint=0603 -T 64200 47000 5 10 1 1 0 0 1 -value=50 -} -C 64800 46400 1 0 1 resistor-1.sym -{ -T 64600 46700 5 10 1 1 180 2 1 -refdes=R1013 -T 64800 46400 5 10 0 1 180 2 1 -footprint=0603 -T 64200 46200 5 10 1 1 0 0 1 -value=50 -} -N 63200 48100 63200 46500 4 -N 63900 47300 63200 47300 4 -C 65100 45100 1 270 0 capacitor-1.sym -{ -T 65400 44300 5 10 1 1 0 0 1 -refdes=C1014 -T 65400 44100 5 10 1 1 0 0 1 -value=220pF -T 65100 45100 5 10 0 1 0 0 1 -footprint=0603 -} -C 65400 43700 1 0 1 gnd-1.sym -C 65200 45300 1 270 1 resistor-1.sym -{ -T 66000 45900 5 10 1 1 180 2 1 -refdes=R1014 -T 65200 45300 5 10 0 1 90 2 1 -footprint=0603 -T 65500 45700 5 10 1 1 0 0 1 -value=50 -} -N 65300 44000 65300 44200 4 -N 65300 45100 65300 45300 4 -C 66000 45100 1 270 0 capacitor-1.sym -{ -T 66300 44300 5 10 1 1 0 0 1 -refdes=C1015 -T 66300 44100 5 10 1 1 0 0 1 -value=220pF -T 66000 45100 5 10 0 1 0 0 1 -footprint=0603 -} -C 66300 43700 1 0 1 gnd-1.sym -C 66100 45300 1 270 1 resistor-1.sym -{ -T 66900 45900 5 10 1 1 180 2 1 -refdes=R1015 -T 66100 45300 5 10 0 1 90 2 1 -footprint=0603 -T 66400 45700 5 10 1 1 0 0 1 -value=50 -} -N 66200 44000 66200 44200 4 -N 66200 45100 66200 45300 4 -C 66900 45100 1 270 0 capacitor-1.sym -{ -T 67200 44300 5 10 1 1 0 0 1 -refdes=C1016 -T 67200 44100 5 10 1 1 0 0 1 -value=220pF -T 66900 45100 5 10 0 1 0 0 1 -footprint=0603 -} -C 67200 43700 1 0 1 gnd-1.sym -C 67000 45300 1 270 1 resistor-1.sym -{ -T 67800 45900 5 10 1 1 180 2 1 -refdes=R1016 -T 67000 45300 5 10 0 1 90 2 1 -footprint=0603 -T 67300 45700 5 10 1 1 0 0 1 -value=50 -} -N 67100 44000 67100 44200 4 -N 67100 45100 67100 45300 4 -N 64800 46500 65300 46500 4 -{ -T 65000 46500 5 10 1 1 0 0 1 -netname=CLK_CODEC_B -} -N 65300 46200 65300 46500 4 -N 66200 46200 66200 47300 4 -N 66200 47300 64800 47300 4 -{ -T 64900 47300 5 10 1 1 0 0 1 -netname=CLK_CODEC_A -} -N 64800 48100 67100 48100 4 -{ -T 64900 48100 5 10 1 1 0 0 1 -netname=CLK_FPGA -} -N 67100 48100 67100 46200 4 C 68800 54600 1 0 0 resistor-1.sym { -T 69600 55000 5 10 1 1 180 0 1 +T 69600 54500 5 10 1 1 180 0 1 refdes=R2001 T 68800 54600 5 10 0 1 180 8 1 footprint=0603 @@ -1829,11 +1570,6 @@ value=NONE } N 53200 50100 53400 50100 4 N 53400 50100 53400 49600 4 -N 60100 38600 61700 38600 4 -{ -T 60500 38600 5 10 1 1 0 0 1 -netname=SCLK -} N 69700 54700 71300 54700 4 { T 71200 54700 5 10 1 1 0 6 1 @@ -1865,23 +1601,3 @@ T 68300 52900 5 10 1 1 90 0 1 netname=io_tx_a_15 } N 68300 54700 68800 54700 4 -C 61100 46000 1 0 0 SMA-5.sym -{ -T 61100 46800 5 10 1 1 0 0 1 -refdes=J2001 -T 61100 46000 5 10 0 1 0 6 1 -footprint=SMA_VERT -} -C 62900 46400 1 0 1 resistor-1.sym -{ -T 62700 46700 5 10 1 1 180 2 1 -refdes=R2027 -T 62900 46400 5 10 0 1 180 2 1 -footprint=0603 -T 62300 46200 5 10 1 1 0 0 1 -value=50 -} -N 61600 46500 62000 46500 4 -N 62900 46500 63900 46500 4 -C 61300 45500 1 0 1 gnd-1.sym -N 61200 45800 61200 46000 4 |