blob: 4df10d236edf7cc846385b52094f847269d424a0 (
plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
|
* C:\FOSSEE\eSim\library\SubcircuitLibrary\74139\74139.cir
* EESchema Netlist Version 1.1 (Spice format) creation date: 04/21/25 11:14:27
* To exclude a component from the Spice Netlist add [Spice_Netlist_Enabled] user FIELD set to: N
* To reorder the component spice node sequence add [Spice_Node_Sequence] user FIELD and define sequence: 2,1,0
* Sheet Name: /
X5 Net-_U3-Pad2_ Net-_U4-Pad2_ Net-_U2-Pad2_ Net-_U13-Pad1_ 3_and
U13 Net-_U13-Pad1_ Net-_U1-Pad7_ d_inverter
X6 Net-_U2-Pad2_ Net-_U4-Pad2_ Net-_U5-Pad2_ Net-_U14-Pad1_ 3_and
U14 Net-_U14-Pad1_ Net-_U1-Pad8_ d_inverter
X7 Net-_U2-Pad2_ Net-_U3-Pad2_ Net-_U6-Pad2_ Net-_U18-Pad1_ 3_and
U18 Net-_U18-Pad1_ Net-_U1-Pad9_ d_inverter
X8 Net-_U2-Pad2_ Net-_U5-Pad2_ Net-_U6-Pad2_ Net-_U15-Pad1_ 3_and
U15 Net-_U15-Pad1_ Net-_U1-Pad10_ d_inverter
X1 Net-_U11-Pad1_ Net-_U10-Pad1_ Net-_U7-Pad2_ Net-_U19-Pad1_ 3_and
U19 Net-_U19-Pad1_ Net-_U1-Pad11_ d_inverter
X2 Net-_U7-Pad2_ Net-_U10-Pad1_ Net-_U11-Pad2_ Net-_U16-Pad1_ 3_and
U16 Net-_U16-Pad1_ Net-_U1-Pad12_ d_inverter
X3 Net-_U7-Pad2_ Net-_U11-Pad1_ Net-_U10-Pad2_ Net-_U17-Pad1_ 3_and
U17 Net-_U17-Pad1_ Net-_U1-Pad13_ d_inverter
X4 Net-_U7-Pad2_ Net-_U11-Pad2_ Net-_U10-Pad2_ Net-_U12-Pad1_ 3_and
U12 Net-_U12-Pad1_ Net-_U1-Pad14_ d_inverter
U1 Net-_U1-Pad1_ Net-_U1-Pad2_ Net-_U1-Pad3_ Net-_U1-Pad4_ Net-_U1-Pad5_ Net-_U1-Pad6_ Net-_U1-Pad7_ Net-_U1-Pad8_ Net-_U1-Pad9_ Net-_U1-Pad10_ Net-_U1-Pad11_ Net-_U1-Pad12_ Net-_U1-Pad13_ Net-_U1-Pad14_ PORT
U2 Net-_U1-Pad1_ Net-_U2-Pad2_ d_inverter
U3 Net-_U1-Pad2_ Net-_U3-Pad2_ d_inverter
U5 Net-_U3-Pad2_ Net-_U5-Pad2_ d_inverter
U4 Net-_U1-Pad3_ Net-_U4-Pad2_ d_inverter
U6 Net-_U4-Pad2_ Net-_U6-Pad2_ d_inverter
U7 Net-_U1-Pad4_ Net-_U7-Pad2_ d_inverter
U9 Net-_U1-Pad5_ Net-_U11-Pad1_ d_inverter
U11 Net-_U11-Pad1_ Net-_U11-Pad2_ d_inverter
U8 Net-_U1-Pad6_ Net-_U10-Pad1_ d_inverter
U10 Net-_U10-Pad1_ Net-_U10-Pad2_ d_inverter
.end
|
