summaryrefslogtreecommitdiff
path: root/share/doc/kicad/help/ja/images
ModeNameSize
-rw-r--r--Modedit_pad_delta_example.png4426logplain
-rw-r--r--Modedit_pad_offset_example.png6516logplain
-rw-r--r--Modedit_top_toolbar.png8336logplain
-rw-r--r--Pcbnew_array_grid_offsets.png3231logplain
-rw-r--r--Pcbnew_array_grid_stagger_cols_3.png4233logplain
-rw-r--r--Pcbnew_array_grid_stagger_rows_2.png2335logplain
-rw-r--r--Pcbnew_board_outline_imported_from_a_DXF.png2777logplain
-rw-r--r--Pcbnew_board_outline_with_dogpile.png2810logplain
-rw-r--r--Pcbnew_board_outline_with_globally_placed_modules.png8264logplain
-rw-r--r--Pcbnew_circuit_after_placement.png10112logplain
-rw-r--r--Pcbnew_copper_layers_contrast_high.png21111logplain
-rw-r--r--Pcbnew_copper_layers_contrast_normal.png29067logplain
-rw-r--r--Pcbnew_creating_new_track.png17137logplain
-rw-r--r--Pcbnew_dr_example_rustic.png8686logplain
-rw-r--r--Pcbnew_dr_example_standard.png6027logplain
-rw-r--r--Pcbnew_final_preparation_example_board.png33920logplain
-rw-r--r--Pcbnew_import_spread_footprints.png30125logplain
-rw-r--r--Pcbnew_layer_colour_key.png332logplain
-rw-r--r--Pcbnew_layer_pair_indicator.png997logplain
-rw-r--r--Pcbnew_left_toolbar.png17058logplain
-rw-r--r--Pcbnew_new_track_completed.png2100logplain
-rw-r--r--Pcbnew_new_track_in_progress.png4902logplain
-rw-r--r--Pcbnew_ratsnest_during_move.png17154logplain
-rw-r--r--Pcbnew_right_toolbar.png12805logplain
-rw-r--r--Pcbnew_setting_pcb_origin.png3245logplain
-rw-r--r--Pcbnew_simple_board_outline.png877logplain
-rw-r--r--Pcbnew_stacked_footprints.png12039logplain
-rw-r--r--Pcbnew_technical_layers_contrast_high.png24238logplain
-rw-r--r--Pcbnew_technical_layers_contrast_normal.png29854logplain
-rw-r--r--Pcbnew_unstacked_footprints.png8912logplain
-rw-r--r--Pcbnew_zone_add_similar_after.png6321logplain
-rw-r--r--Pcbnew_zone_add_similar_during.png6077logplain
-rw-r--r--Pcbnew_zone_corner_move_after.png10136logplain
-rw-r--r--Pcbnew_zone_corner_move_during.png14195logplain
-rw-r--r--Pcbnew_zone_exclude_pads.png2820logplain
-rw-r--r--Pcbnew_zone_filled_with_cutout.png18842logplain
-rw-r--r--Pcbnew_zone_filling_result.png17020logplain
-rw-r--r--Pcbnew_zone_include_pads.png2780logplain
-rw-r--r--Pcbnew_zone_limit_example.png19647logplain
-rw-r--r--Pcbnew_zone_priority_example.png25487logplain
-rw-r--r--Pcbnew_zone_priority_example_after_filling.png26105logplain
-rw-r--r--Pcbnew_zone_thermal_relief.png3125logplain
-rw-r--r--Pcbnew_zone_unfilled_cutout_outline.png8568logplain
-rw-r--r--bus_junction.png720logplain
-rw-r--r--cvpcb_main_toolbar.png4881logplain
-rw-r--r--drag_element.png1255logplain
-rw-r--r--edit_line.png1414logplain
-rw-r--r--edit_line_end.png174logplain
-rw-r--r--edit_line_start.png149logplain
-rw-r--r--eeschema_annotation_choice_free.png1254logplain
-rw-r--r--eeschema_annotation_choice_x100.png1259logplain
-rw-r--r--eeschema_annotation_choice_x1000.png1438logplain
-rw-r--r--eeschema_annotation_order_none.png1590logplain
-rw-r--r--eeschema_annotation_order_x.png1303logplain
-rw-r--r--eeschema_annotation_order_y.png1311logplain
-rw-r--r--eeschema_complex_hierarchy.png2470logplain
-rw-r--r--eeschema_flat_hierarchy.png1286logplain
-rw-r--r--eeschema_flat_hierarchy_1.png3194logplain
-rw-r--r--eeschema_flat_hierarchy_2.png3489logplain
-rw-r--r--eeschema_flat_hierarchy_3.png438logplain
-rw-r--r--eeschema_hierarchical_pin.png6685logplain
-rw-r--r--eeschema_libedit_unit1.png1189logplain
-rw-r--r--eeschema_libedit_unit2.png1305logplain
-rw-r--r--eeschema_libedit_unit3.png1141logplain
-rw-r--r--eeschema_netlist_schematic.png4979logplain
-rw-r--r--eeschema_power_pins_and_flags.png2607logplain
-rw-r--r--eeschema_pspice_netlist.png4254logplain
-rw-r--r--eeschema_uncheck_pin_name_inside.png2967logplain
-rw-r--r--erc_pointers.png1784logplain
-rw-r--r--gerbview_left_toolbar.png4009logplain
-rw-r--r--gerbview_mode_raw_stack.png5966logplain
-rw-r--r--gerbview_mode_transparency.png6320logplain
-rw-r--r--gsik_bus_connection.png20601logplain
-rw-r--r--gsik_high_number_pins.png21772logplain
-rw-r--r--gsik_myconn3_l.png2085logplain
-rw-r--r--gsik_myconn3_quicklib.png1854logplain
-rw-r--r--gsik_myconn3_s.png838logplain
-rw-r--r--gsik_tutorial1_010.png3598logplain
-rw-r--r--gsik_tutorial1_020.png5356logplain
-rw-r--r--gsik_tutorial1_030.png1047logplain
-rw-r--r--gsik_tutorial1_040.png5338logplain
-rw-r--r--gsik_tutorial1_050.png6178logplain
-rw-r--r--gsik_tutorial1_060.png1445logplain
-rw-r--r--gsik_tutorial1_070.png954logplain
-rw-r--r--gsik_tutorial1_080.png7709logplain
-rw-r--r--gsik_tutorial1_090.png8142logplain
-rw-r--r--gsik_tutorial1_100.png10487logplain
-rw-r--r--hierarchical_label_root.png4426logplain
-rw-r--r--hierarchical_label_sub.png2669logplain
d---------icons19640logplain
d---------ja15830logplain
-rw-r--r--launch_pane.png11217logplain
-rw-r--r--logo.png47585logplain
-rw-r--r--main_toolbar.png3166logplain
-rw-r--r--pcbnew_3d_viewer.png22419logplain
-rw-r--r--project_tree.png5348logplain
-rw-r--r--resistor_value.png657logplain
-rw-r--r--route_icon.png6717logplain
-rw-r--r--sch_with_buses.png55624logplain
-rw-r--r--schematic-sample.png5991logplain
-rw-r--r--template_tree.png5576logplain
-rw-r--r--template_tree_meta.png5162logplain
-rw-r--r--test_idf_blobs.png56758logplain
-rw-r--r--toolbar_schedit.png11661logplain
-rw-r--r--toolbar_schedit_rightside.png5256logplain
-rw-r--r--toolbar_schedit_standalone.png11552logplain
-rw-r--r--wires_labels.png21699logplain